Eine leistungsstarke Universal-Gate-Implementierung mit geringem Stromverbrauch

Wurde eine neue Technik zur Leistungsreduzierung namens Voltage Scaling Stacked Transistor (VS-STACK) vorgestellt. Die vorgeschlagene Technik wurde mit einigen der bestehenden Techniken zur Leistungsreduzierung verglichen. Das Ergebnis zeigt eine kolossale Reduzierung des Stromverbrauchs für das NOR-Gatter mit 2 Eingängen. Die Leistungsaufnahme wird um 20% bis 90% reduziert. Außerdem gibt es eine enorme Verbesserung des Leistungsverzögerungsprodukts. Daher kann diese Technik für Hochgeschwindigkeitsschaltungen verwendet werden. Die Schaltung arbeitet im Unterschwellenbereich, der für Anwendungen geeignet ist, die einen extrem niedrigen Stromverbrauch erfordern.

Geetanjali Sharma ha 12 anni di esperienza di insegnamento e ricerca nel campo dell'elettronica e delle comunicazioni e della progettazione VLSI. Ha all'attivo diverse pubblicazioni in riviste e conferenze internazionali nel campo della progettazione VLSI.